# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

55-095333

(43)Date of publication of application: 19.07.1980

(51)Int.Cl.

H01L 21/58

(21)Application number: 54-002212

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


16.01.1979

(72)Inventor: SAITO TETSUO

## (54) PREPARATION OF SEMICONDUCTOR DEVICE

### (57)Abstract:

PURPOSE: To keep a certain specified space between an element and a base without difficulty by a method wherein a brazing alloy is provided on each metal layer of one main surface of a semiconductor element and another of a base, and they are heat-pressed in such a way that the brazing alloy with a high melting temperature is sandwiched in between them. CONSTITUTION: Ni layers 11, 21 and Sn layers 12, 22 are put one after another on the under main surface of a semiconductor element 1 and the upper surface of a base 2a, respectively. Next a brazing alloy layer 3 in the form of a plate composed of Pb-1%Sn with a melting point of 327° C is sandwiched in between these layers above. The thickness of the layer 3 is arranged so that it corresponds to a space desired. Next if heat treatment is added in a reducing atmosphere, only Sn is melted at first, and partly diffused in the Ni layer while eutectic alloys 12, 23 are produced on the boundary surface touching the layer 3, then diffused layers 211, 212 are



produced. Like this, the element and the base are solidly connected, and the brazing alloy 3 with a high melting point is not melted, so that the thickness desired can be maintained.

# (9 日本国特許庁 (JP)

① 特許出願公開

# ⑫公開特許公報(A)

昭55-95333

Int. Cl.<sup>3</sup>
H 01 L 21/58

識別記号

庁内整理番号 6741-5F 43公開 昭和55年(1980)7月19日

発明の数 1 審査請求 未請求

(全 2 頁)

## 69半導体装置の製造方法

20特

函数54-2212

22出

面 昭54(1979)1月16日

⑫発 明 者 斉藤鉄夫

川崎市幸区小向東芝町1東京芝

浦電気株式会社トランジスタエ 場内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

**郊代 理 人 弁理士 井上一男** 

#### 明 細 書

- 1. 発明の名称 半導体装置の製造方法
- 2. 特許請求の範囲

3. 発明の詳細な説明

この発明は半導体装置の製造方法にかり、特に半導体素子を半導体素子配設台床部に接続する 改良手段を備える半導体装置の製造方法に関する。 ※一般に半導体装置の製造において、半導体素子

を半導体業子配設台床にろう膾を介して搭続する 工程がある。上記ろう材は熱処理にて溶血を繰り 返す毎に組成級労を生ずる傾向にあり、このこと はパワー素子などの熱抵抗増大を生じ、素子敬雄 に至ることもある。例えば中容量の整流業子、パ ワートランジスタなどにあつては半導体 業子を Pb-8n 系のはんだを介して金属ステムに還元雰囲 気中で溶触して接続されるが、この溶融により前 記組成変労の促進、濡れ性不充分によるポイドを 発生する欠点、さらには半田層厚が均一にできな い欠点などがある。後者の半田贈集については、 所定厚を超える場合は半導体素子の発熱導出を損 じ、薄い場合は半導体素子と半導体素子配設台床 との無影張係数の差により生ずる応力(歪)を吸 収できず半導体業子を破壊するに至る欠点が認め られている。

この発明は上記従来の欠点に対しこれを改良する半導体装置の製造方法を提供するものである。

この発明にからる半導体装配の製造方法は半導体素子配数台床に半導体素子をあう接するにあた

L ST

(2)

特開 昭55-95333(2)

り、半導体素子配設台床の金属面と半導体素子の 1 主面に設けられた金属面とに第1のろう層を被 着して対向せしめ、前配両第1のろう層はこれよ りも溶験温度が高く所定厚になる第2のろう詹を 対接せしめて、第1のろう層の溶験温度に加熱を 施すことにより接続を達成するものである。

(3)

なお、この発明は上記実施例に限られることなく、たとえば低融点ろう材に Sa - Pb (Sa » Pb のはんだ)、高融点ろう材に Sa 1~5 %と Pb のはんだなど自由に組み合わせて好通する。

この発明によれば特に半導体素子と半導体素子 配設台床との間隔が指定される半導体装置の製造 ・を容易にするとともに組成競労、初期抵抗値変動。

(4)


半導体業子の破壊などを防止する顧者な利点がある。


#### 4. 図面の簡単な説明

第1 図ないし第3 図はいずれもこの発明の一実 施例の半導体装置の製造方法を説明するための工 程順に示す半導体素子の新面図である。

- 1 半導体票子
- 2a (ステムの)半導体素子配数台床部
- 3 高級点のろう材施
- 11 半導体素子のニッケル層
- 12 半導体素子の 8n 胎
- 21 半導体業子配設台床のニッケル層
- 22 半導体業子配設台床の8m層
- 13,23 共晶合金層
- 211,221 拡散層

代理人 弁理士 井 ト ― =





(5)